

ASICの開発フロー

(お客様と連携)

企画 (提案)
要求仕様 (提案)
設計仕様
回路設計

上流設計:TM Link

検証環境
Soft/Hard
D.B.(FPGA+CPU)

RTL設計 (Digital)
回路Simulation

Best IP / Coreの選択
CPU, Analog, I/O, etc

論理合成 (Digital)
配置(レイアウト)
最終検証
(SIM .STA ,DRC ,LVS)
Tape out DR
(Tape out 合意書)

Software検証
(Core in ASIC)

Spice検証
Spec. (Worst/Best)

Test 仕様
(Wafer / PKG.)

パートナーデザイン企業との協業

ASICの生産 Tacoma社と協業

TM Link

生産
管理

工程
管理

Test
仕様

品質
管理

アウトソーシング



Wafer Process
Si Foundry

Wafer Test
Test site



PKG組み立て
Assembly house



Final Test
Test House

世界中のFab.からベストの
コストパフォーマンスを
出せる会社を選択